Front de Libération des FPGA

De la résistance à la révolution

Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Événements

Un  calendrier pour avoir une idée des événements à venir au sujet des outils libre pour les FPGA/ASIC.

Agenda
Agenda
Jour
Mois
Semaine
février 2023 Fév 2023

Il n’y a aucun évènement à venir pour le moment.

février 2023 Fév 2023
S’abonner
  • Ajouter au calendrier Timely
  • Ajouter à Google
  • Ajouter à Outlook
  • Ajouter au calendrier Apple
  • Ajouter à un autre calendrier
  • Exporter vers XML

Catégories

Flux Actualités

  • Micro FPGAs And Embedded FPGAs 2 février 2023
    Ça y est ! Renesas sort ses FPGA(Permalink)
  • nturley/netlistsvg: draws an SVG schematic from a JSON netlist 2 février 2023
    «skin» javascript pour visualiser des netlist json générées par Yosys(Permalink)
  • KiCanvas 1 février 2023
    Un viewer Kicad en ligne. Pour visualiser les cartes électronique avec un simple navigateur web.(Permalink)
  • Tcl - Variables N'oubliez pas les dollars $$ 19 janvier 2023
    Un petit truc pénible qui peut vous faire perdre pas mal de temps en TCL : On set une variable avec set : set myvar 42 Par contre pour l'utiliser il faut bien mettre le $ devant : puts $myvar Sinon on a pas d'erreur, c'est la chaine de caractères "myvar" qui sera prise en […]
  • Implementation of RISCduino core using a Hierarchical Design Flow – The OpenROAD Project 10 janvier 2023
    (Permalink)
  • Emulation FPGA : le futur du rétro ? 9 janvier 2023
    (Permalink)
  • tvlad1234/FakePGA: Simulating Verilog designs on a microcontroller 6 janvier 2023
    Donc le truc converti votre design Verilog en un objet C++ qu' il compile sur un microcontrôleur «RP2040» pour le faire tourner «en réel». Bref, ça transforme un microcontrôleur en un FPGA !(Permalink)
  • asicsforthemasses/LunaPnR: LunaPnR is a place and router for integrated circuits 26 décembre 2022
    Un logiciel de placement routage  opensource pour ASIC(Permalink)
  • Microblaze 0xDEC0DEE3 13 décembre 2022
    Malin, pour indiquer une erreur de lecture sur le bus 32bits, xilinx renvoie la valeur 0xDEC0DEE3 en hexa (Decode error 3)(Permalink)
  • Un timeout dans cocotb | Front de Libération des FPGA 13 décembre 2022
    (Permalink)

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • Clash
  • cocotb
  • compilation
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • ghdl
  • gowin
  • Haskell
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • Lattice
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • risc-v
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • tang_nano
  • tip
  • truc
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
février 2023
L M M J V S D
 12345
6789101112
13141516171819
20212223242526
2728  
« Déc    
Fièrement propulsé par WordPress