Événements

Un calendrier pour avoir une idée des événements à venir au sujet des outils libre pour les FPGA/ASIC.

Il n’y a aucun évènement à venir pour le moment.

Evaluating VHDL Code Coverage Using GHDL and gcov | devsaurus.github.io 27 mai 2022
(Permalink)
cucapra/dahlia: Time-sensitive affine types for predictable hardware generation 12 mai 2022
Un langage de programmation HLS(Permalink)
Découverte du FPGA européen, le GateMate de CologneChip | Front de Libération des FPGA 2 mai 2022
(Permalink)
frwang96/verik: Verik toolchain 8 avril 2022
Langage de description HDL basé sur Kotlin(Permalink)
Floating Point arithmetic in High Level VHDL - Hardware Descriptions 31 mars 2022
Calcul flottant en VHDL synthétisable sur un Trion d'Efinix(Permalink)
FPGA made in germany – GateMate FPGA CCGM1A1, 324 BGA 24 mars 2022
Ça y est il est sorti \o/ Le FPGA made in germany.(Permalink)
sv2chisel, le convertisseur (System)Verilog vers Chisel | Front de Libération des FPGA 23 mars 2022
(Permalink)
ULX3S | Front de Libération des FPGA 17 mars 2022
6 LEDs qui clignotent sur ulx3s vite vite vite.(Permalink)
pyuvm/pyuvm: The UVM written in Python 17 mars 2022
Pour faire de l'UVM mais en python avec Cocotb(Permalink)
Real-Time dynamic simulation with FPGA vol 1 : the space of states - Hardware Descriptions 14 mars 2022
Attention ça pique: Voici un simulateur de circuit électronique analogique écrit en VHDL SYNTHÉTISABLE ! Ce qui signifie que la simulation est effectuée sur un FPGA, en temps réel ! À suivre(Permalink)