{"id":1650,"date":"2021-02-06T12:52:35","date_gmt":"2021-02-06T11:52:35","guid":{"rendered":"http:\/\/www.fabienm.eu\/flf\/?p=1650"},"modified":"2021-02-06T12:52:36","modified_gmt":"2021-02-06T11:52:36","slug":"sortie-de-ghdl-version-1-0-0","status":"publish","type":"post","link":"http:\/\/www.fabienm.eu\/flf\/sortie-de-ghdl-version-1-0-0\/","title":{"rendered":"Sortie de GHDL version 1.0.0"},"content":{"rendered":"\n

[D\u00e9p\u00eache initialement parue sur LinuxFR]<\/a><\/strong><\/p>\n\n\n\n

GHDL<\/a> est un logiciel \u00e9crit en ADA<\/a> permettant de faire l’analyse, la compilation, la simulation ainsi que la synth\u00e8se du VHDL. Le VHDL<\/a>, quant \u00e0 lui, est un langage de description mat\u00e9riel tr\u00e8s utilis\u00e9 dans le d\u00e9veloppement sur FPGA ou ASIC. \u00c0 l’origine<\/a>, GHDL est un \u00ab\u202fside-project\u202f\u00bb de Tristan Gingold<\/a> lui permettant de se faire la main avec ADA.<\/p>\n\n\n\n

GHDL est devenu l’outil indispensable pour faire de la simulation VHDL aujourd’hui. Apr\u00e8s presque 20 ans de d\u00e9veloppement, voici que sort en version 1.0.0 le logiciel de simulation VHDL nomm\u00e9 GHDL. En prime, GHDL s’offre un nouveau logo:<\/p>\n\n\n\n

\"logo<\/figure>\n\n\n\n

Peu d’informations ont filtr\u00e9 sur cette sortie pour le moment. On peut soup\u00e7onner que ce soit une sortie anniversaire pour marquer les 20 ans du logiciel. Il n’en reste pas moins que GHDL est devenu un maillon indispensable dans l’\u00e9cosyst\u00e8me opensource du monde FPGA et des ASIC.<\/p>\n\n\n\n

Cette version 1.0.0 supporte d\u00e9sormais compl\u00e8tement les standards 1987, 1993 et 2002 du langage d\u00e9fini par l’IEEE<\/a>. Le support de VHDL 2008 est not\u00e9 comme partiel pour le moment.<\/p>\n\n\n\n

Depuis quelques ann\u00e9es, le d\u00e9veloppement du projet s’est acc\u00e9l\u00e9r\u00e9 et supporte de mieux en mieux les projets tierces comme Yosys<\/a> bien s\u00fbr mais \u00e9galement CocoTB<\/a> pour les testbenchs \u00e9crit en Python ainsi que les standards de v\u00e9rification comme UVVM, OSVVM, VUnit issues du standard d’accelera<\/a>.<\/p>\n\n\n\n

Un support partiel d’un langage de PSL (Properties Specification Language) est \u00e9galement inclus. Il permet de d\u00e9crire les propri\u00e9t\u00e9s du syst\u00e8me pour faire de la v\u00e9rification formelle<\/a>.<\/p>\n\n\n\n

Et surtout, il est possible de faire de la Synth\u00e8se. Certes, l’extension ghdl-yosys-plugin est encore en d\u00e9veloppement, mais l’exemple TapTempo l’a montr\u00e9<\/a> : Il est tout \u00e0 fait possible de faire de la synth\u00e8se VHDL avec.<\/p>\n\n\n\n

Cette version mature est surtout une occasion de mettre en valeur cet outil indispensable dans le monde du d\u00e9veloppement num\u00e9rique (gateware<\/a>).<\/p>\n\n\n\n

Aller plus loin<\/h2>\n\n\n\n