Le jour du 27 mai 2015 sera \u00e0 marquer d’une pierre blanche, en effet, c’est le jour o\u00f9 un FPGA a \u00e9t\u00e9 lib\u00e9r\u00e9 du joug des logiciels privateurs.<\/p>\n
C’est le jour o\u00f9 Wolf Clifford<\/a> a sorti une premi\u00e8re version fonctionnelle du projet IceStorm<\/a> permettant de synth\u00e9tiser un design \u00e9crit en Verilog via Yosys<\/a> et de faire le placement routage gr\u00e2ce \u00e0 Arachne-pnr<\/a>.<\/p>\n La conversion en bitstream et la programmation du chip se fait gr\u00e2ce aux utilitaires icepack<\/strong> et iceprog<\/strong> du projet IceStorm.<\/p>\n Pour l’instant le composant cibl\u00e9 est le Lattice iCE40 HX1K-TQ144 pouvant \u00eatre trouv\u00e9 sur le kit d’\u00e9valuation lowcost (~$20) iCEstick<\/a>.<\/p>\n Voici ci-dessous un petit howto rapide permettant de faire les manipulations se trouvant dans la vid\u00e9o de Clifford.<\/p>\n Icestorm howto<\/strong><\/p>\n Un exemple de \u00abprogramme\u00bb est donn\u00e9 avec arachne-pnr dans le r\u00e9pertoire Le fichier g\u00e9n\u00e9r\u00e9 rot.txt est la description finale du placement et du routage Nous avons un bitstream parfaitement compatible avec le ice40, il On peut faire le tout en une seule ligne aussi si on veut :<\/p>\n Et voila, bienvenue dans ce monde nouveau du FPGA libre !<\/p>\n","protected":false},"excerpt":{"rendered":" Le jour du 27 mai 2015 sera \u00e0 marquer d’une pierre blanche, en effet, c’est le jour o\u00f9 un FPGA a \u00e9t\u00e9 lib\u00e9r\u00e9 du joug des logiciels privateurs. C’est le jour o\u00f9 Wolf Clifford a sorti une premi\u00e8re version fonctionnelle du projet IceStorm permettant de synth\u00e9tiser un design \u00e9crit en Verilog via Yosys et de … Continuer la lecture de Projet IceStorm : le FPGA lib\u00e9r\u00e9 !<\/span> \n
$ cd \/opt\r\n$ git clone https:\/\/github.com\/cliffordwolf\/yosys.git \r\n$ yosys_deps=\"build-essential clang bison flex libreadline-dev gawk\r\n\t tcl-dev libffi-dev git mercurial graphviz xdot pkg-config python\"\r\n$ sudo apt-get install $yosys_deps\r\n$ make config-gcc\r\n$ make\r\n$ make test\r\n$ sudo make install<\/pre>\n
\n
$ sudo apt-get install libftdi-dev\r\n$ cd \/opt\/\r\n$ mkdir icestorm\r\n$ wget http:\/\/www.clifford.at\/icestorm\/icestorm-snapshot-150526.zip\r\n$ unzip icestorm-snapshot-150526.zip\r\n$ make\r\n$ sudo make install<\/pre>\n
\n
$ cd \/opt\/\r\n$ git clone https:\/\/github.com\/cseed\/arachne-pnr.git\r\n$ make && sudo make install<\/pre>\n
\n
\nexample\/rot. Cet exemple est compos\u00e9 du source en v\u00e9rilog rot.v ainsi que du
\nplacement des pin rot.pcf.<\/p>\n\n
$ cd \/opt\/arachne-pnr\/example\/rot\/\r\n$ yosys -p \"synth_ice40 -blif rot.blif\" rot.v<\/pre>\n
\n
$ arachne-pnr -d 1k -p rot.pcf rot.blif -o rot.txt\r\n<\/pre>\n
\ndu design dans le fpga. Cette description est parfaitement lisible en ascii
\navec n’importe quel \u00e9diteur de texte.
\nPour le t\u00e9l\u00e9charger dans le fpga nous devons le convertir en format binaire au
\nmoyen de la commande \u00abicepack\u00bb :<\/p>\n$ icepack rot.txt rot.bin<\/pre>\n
\nnous faut maintenant le t\u00e9l\u00e9charger dans le fpga.
\nEt m\u00eame pour cela, un logiciel libre est fourni : iceprog !<\/p>\n$ sudo iceprog rot.bin<\/pre>\n
yosys -p \"synth_ice40 -blif rot.blif\" rot.v;arachne-pnr -d 1k -p rot.pcf rot.blif -o rot.txt;icepack rot.txt rot.bin;sudo iceprog rot.bin<\/pre>\n