{"id":880,"date":"2019-03-02T18:45:32","date_gmt":"2019-03-02T17:45:32","guid":{"rendered":"http:\/\/www.fabienm.eu\/flf\/?p=880"},"modified":"2019-12-11T10:24:22","modified_gmt":"2019-12-11T09:24:22","slug":"deballage-du-kit-de-developpement-lichee-tang-muni-dun-fpga-chinois-anlogic","status":"publish","type":"post","link":"http:\/\/www.fabienm.eu\/flf\/deballage-du-kit-de-developpement-lichee-tang-muni-dun-fpga-chinois-anlogic\/","title":{"rendered":"D\u00e9ballage du kit de d\u00e9veloppement Lichee Tang muni d’un FPGA\u00a0Chinois Anlogic"},"content":{"rendered":"\n

La soci\u00e9t\u00e9 chinoise SiPeed<\/a> propose un kit de d\u00e9veloppement permettant d’\u00e9valuer le FPGA chinois EG4S20BG256 produit par Anlogic<\/a>. Le kit peut \u00eatre command\u00e9 pour une vingtaine de dollars sur le site de vente en ligne Seeed <\/a>sp\u00e9cialis\u00e9 dans les kits de d\u00e9veloppement en \u00e9lectronique \u00abgrand public\u00bb.<\/p>\n\n\n\n

\"\"
Contenu du kit SiPeed cot\u00e9 FPGA<\/figcaption><\/figure>\n\n\n\n
\"\"
Contenu du kit Lichee Tang botto<\/figcaption><\/figure>\n\n\n\n

Au branchement du kit Debian\/Linux d\u00e9tecte un convertisseur USB-JTAG de chez Anlogic:<\/p>\n\n\n\n

$ sudo dmesg -c
 [30017.300586] usb 3-2: new full-speed USB device number 5 using xhci_hcd
 [30017.441796] usb 3-2: New USB device found, idVendor=0547, idProduct=1002
 [30017.441801] usb 3-2: New USB device strings: Mfr=1, Product=2, SerialNumber=0
 [30017.441804] usb 3-2: Product: USB-JTAG-Cable
 [30017.441807] usb 3-2: Manufacturer: Anlogic
<\/pre>\n\n\n\n
L’environnement de d\u00e9veloppement est disponible en t\u00e9l\u00e9chargement (~100Mo) sous forme d’une archive rar ici<\/a>. Le fichier se d\u00e9compresse avec la commande unrar:<\/p>\n\n\n\n
$ unrar x ..\/TD_RELEASE_SEPTEMBER2018_RHEL.rar<\/pre>\n\n\n\n
Il faut ensuite  mettre en ex\u00e9cutable le r\u00e9pertoire bin:<\/p>\n\n\n\n
$ chmod +x bin\/*<\/pre>\n\n\n\n
Et on peut ensuite lancer l’IDE:<\/p>\n\n\n\n
$ cd bin ; .\/td -gui<\/pre>\n\n\n\n
La fen\u00eatre suivante s’ouvre alors :<\/p>\n\n\n\n
\"\"
L’environnement de d\u00e9veloppement Tang Dynasty lanc\u00e9 sur Debian<\/figcaption><\/figure>\n\n\n\n
C’est l’environement de d\u00e9veloppement le plus simple \u00e0 installer que j’ai pu voir depuis que je bricole des FPGA. M\u00eame si la proc\u00e9dure d’installation est quand m\u00eame \u00e9trange (un obscure .rar \u00e0 t\u00e9l\u00e9charger puis \u00e0 d\u00e9compresser).<\/p>\n\n\n\n
Pour synth\u00e9tiser un premier design on va avoir besoin d’un minimum de documentation sur la sch\u00e9matique de la carte ainsi que sur le pinout du FPGA. On trouvera les sch\u00e9mas du kit en format pdf ici<\/a>.<\/p>\n\n\n\n
\"\"<\/figure>\n\n\n\n
On trouve des exemples de code pour le kit sur github, notamment pour faire clignoter une led<\/a>. La base du Hello World en \u00e9lectronique.<\/p>\n\n\n\n
Pour tester la led qui clignote on cr\u00e9e un nouveau projet avec le fpga EG4S20BG256<\/strong>. On ajoute ensuite le source pour la led se trouvant dans le r\u00e9pertoire Tang_FPGA_Examples\/0.LED\/src\/led.v <\/p>\n\n\n\n
L’extension du fichiers de contrainte est  en *.adc pour l’exemple de led le fichier se trouve dans le r\u00e9pertoire  Tang_FPGA_Examples\/0.LED\/constraint\/io.adc<\/p>\n\n\n\n
Une fois les deux fichiers ci-dessus ajout\u00e9 \u00e0 notre projet on peut lancer la proc\u00e9dure compl\u00e8te pour g\u00e9n\u00e9rer le bitstream en double-cliquant sur l’ic\u00f4ne \u00abGenerate Bitstream\u00bb dans l’encart \u00abFPGA Flow\u00bb  de l’ide.<\/p>\n\n\n\n
La g\u00e9n\u00e9ration du bitstream est tr\u00e8s rapide. Pour le t\u00e9l\u00e9charger ensuite dans le FPGA il faut bien s\u00fbr que le kit soit connect\u00e9 \u00e0 l’usb. <\/p>\n\n\n\n
Le configurateur se lance en allant dans le menu Tools -> Download<\/em>.<\/p>\n\n\n\n
Chez moi j’ai du lancer l’ide en sudo pour \u00e9viter un plantage fatal, \u00e0 ce moment. Le configurateur se pr\u00e9sente comme ci-dessous :
<\/p>\n\n\n\n
\"\"<\/figure>\n\n\n\n
Il faut ajouter le fichier bitstream au moyen du bouton de gauche \u00abAdd\u00bb puis cliquer sur la ligne du tableur pour \u00abd\u00e9griser\u00bb le bouton \u00abrun\u00bb, qui permet de t\u00e9l\u00e9charger le bitstream pour configurer le FPGA.<\/p>\n\n\n\n
Pour conclure, je pensais beaucoup plus souffrir \u00e0 mettre en route ce kit \u00e0 la documentation majoritairement en chinois. Mais la note de blog de JAEB et le projet d’exemples sur github m’ont beaucoup aid\u00e9 \u00e0 faire clignoter cette led tricolore rapidement. \u00c0 l’avenir il faudra regarder si ce FPGA est vraiment nouveau ou si \u00e7a n’est pas une copie d’un constructeur bien connu<\/a>. On doit pouvoir v\u00e9rifier \u00e7a avec le bitstream g\u00e9n\u00e9r\u00e9.<\/p>\n\n\n\n
Au bout de quelques temps, la licence du logiciel expire. Il n’est plus possible de synth\u00e9tiser avec. Un site chinois <\/a>donne le truc pour que \u00e7a remarche. Pour \u00e9viter ce piratage, il semble \u00eatre maintenant possible d’utiliser Yosys pour la partie synth\u00e8se<\/a> !
<\/p>\n\n\n\n
Pour aller plus loin:<\/h2>\n\n\n\n