5 private links
Une nouvelle version du pense bête chisel pour la version 3.6.0
Sortie de GHDL V3.0.0
Une discussion autour du reset synchrone ou asynchrone dans les FPGA
Comment faire un compteur rapide en FPGA
Fonctionnement d'une caméra accoustique
Si vous avez des projets audio sur FPGA.
Remplissez le formulaire pour faire la commande groupée
Ça y est ! Renesas sort ses FPGA
Donc le truc converti votre design Verilog en un objet C++ qu' il compile sur un microcontrôleur «RP2040» pour le faire tourner «en réel».
Bref, ça transforme un microcontrôleur en un FPGA !
Malin, pour indiquer une erreur de lecture sur le bus 32bits, xilinx renvoie la valeur 0xDEC0DEE3 en hexa (Decode error 3)
Sortie de Chisel 3.6
Les signaux obligatoire en AXI4-Lite
Un article en allemand sur mon bricolage de gameboy ;)
Un webinar SpinalHDL le 16 décembre 2022
Une carte d'évaluation/TP pour le gatemate