5 private links
Edalyze version 0.3.0
Un ou une lobbyiste Python est requise à l'IEEE pour faire passer le langage pour la verification ASIC/FPGA
Un tutoriel LiteX
nMigen a changé de nom. Comme ça on ne le confondra plus avec Migen.
Cocotb 1.6.0 est sortie
Un script python qui converti vos fichier WAV en un code source C (sous forme de tableau).
L'autre testbench HDL en python
La liste des modules «officiels» pour simuler différents bus avec CocoTB
Tellement vrai : «Les règles d'ajustement du temps à travers le monde sont plus politiques que rationnelles, changent fréquemment, et il n'y a pas de standard qui vaille pour toute application, en dehors d'UTC.»
L'université de Princeton était jalouse du succès de Berkeley avec leur RiscV. Du coup ils ont sorti une spécification open source de FPGA !
Avec PRGA il est possible de construire son propre fpga à partir d'un script en python. Le code est généré sous forme de Verilog et est ... synthétisable ou transformable en ASIC.
Nous ne sommes plus très loin de la singularité OpenSource pour les FPGA :)
Beuh ... un programme Python pour router son PCB !
Plein de script python3 utiles pour le développeur vlsi.
Une Intelligence Automatique (IA) pour faire votre revue de code python.
pdm avec python
Quand on veut lancer un utilitaire python3 lancé dans un virtual env sous debian 9 il y a un problème avec xcb.
Il manque un liens symbolique dans le plugins Qt :
ln -s /usr/lib/x86_64-linux-gnu/libxcb-util.so.0 /root/qb/.venv/lib/python3.7/site-packages/PyQt5/Qt/lib/libxcb-util.so.1
Un module python qui parse le VHDL et le Verilog pour en sortir des symboles composants.
4 minutes 40 secondes de vidéo juste pour dire que pour justifier à gauche ou à droite il faut faire un «justify=LEFT» ou «justify=RIGHT»...
Je déteste les tuto vidéo ;)