Un exemple d'utilisation du bus wishbone avec Migen.

Migen est un module python permettant de faire des designs FPGA.
Il permet de faire de la simulation, mais il est aussi capable de synthétiser le bitsream correspondant pour les fpga Xilinx.
J'ai écris le fichier de plate-forme pour les apf27, et ça marche bien, la led clignote !

Yeah, c'est les meilleurs (et accessoirement mon entreprise ;)

les packets non officiel wheezy pour ghdl. L'avantage c'est que ça permet d'avoir la dernière version à jour de ghdl.

Un Tuto.

À garder sous la main: un langage HDL en python.

Qu'est-ce que la métastabilité, une très bonne explication.