Yeahh la tétine connectée !

J'ai bloqué 10 secondes sur ton message en me demandant comment un vélo peut être fait de viande ;)

Je sais que je fais beaucoup de fautes, mais quand même. si j'étais prof et que j'avais distribué ça je crois que j'aurais fait une dépression.

Si vous voulez donner votre avis sur le futur logo verilator.

Très classe !

Un processeur riscv développé en une nuit. En verilog, avec le compilateur configuré et un programme helloworld qui marche.

Notice de montage du bras robotisé

Rendons les rues aux enfants

Le système d'exploitation libre Unix-Like écris en rust.

Publication en open source du bootloader (FSBL) du processeur Risc-V FU540-C000 (celui qui tourne sous Linux).

Jusqu'ici ils n'avaient pas réussi à le publier car le contrôleur de DDR ainsi que le contrôleur gigabit-ethernet sont des IP «privatives» et verrouillaient le code bootstrap.

Documentation pdf de cocotb version 1.0

Les villes dont les transports sont gratuit organisent désormais un salon sur le sujet ;)

Apparement l'open-source commence à faire peur au entreprise produisant des systèmes d'exploitation Temps réel.
Ça doit vouloir dire que la qualité est désormais au rendez-vous pour l'open source ;)

De la simulation Verilog dans le browser.
Source hackadays https://hackaday.com/2018/09/03/visualizing-verilog-simulation/

J'en ai rêvé, ils l'ont fait !

Le CCC ça n'est pas que le Chaos Communication Camps, c'est aussi la Chisel Community Conférence. La première aura lieu à Berkley en novembre.

besoin d'un émulateur d'uart pour tester votre appli ?

Un autre simulateur libre pour verilog ?