Daily Shaarli

All links of one day in a single page.

November 14, 2017

VTR CAD Flow — Verilog-to-Routing 8.0.0-dev documentation

Documentation en ligne de VTR, l'autre logiciel libre de synthèse/packaging/placementroutage pour FPGA.

Python Packaging User Guide — Python Packaging User Guide

Guide officiel sur le packaging en python

preinitialized memory for FPGA - Google Groupes

Comment initialiser une RAM avec un fichier text en Chisel.