Monthly Shaarli
May, 2021
Pour faire des diagrammes facilement pour sa doc ?
Dites les Bretons, notez bien que cette décision provient de la RÉGION. Pensez-y au moment de glisser votre bulletin dans l'urne le mois prochain.
Ça y est, la première carte avec un processeur chinois Allwinner D1 single-core XuanTie C906 64-bit RISC-V est sortie.
Bon on est loin des 12.5$ annoncé pour le module promis par sipeed.
https://linuxfr.org/users/martoni/journaux/un-risc-v-sous-linux-pour-12-50
Par contre c'est plus du vaporware vu qu'on peu dès a présent l'acheter (99$). Par contre c'est le même ordre de grandeur de prix que la raspberrypi.
N'empêche, quand on suis le liens de la secte des anthroposophes ça fait flipper. Surtout quand on voit que le manque de recule des journalistes qui en parle (sur france inter notamment).
Super diagramme résumant la situation de l'open-source dans les FPGA.
«en casquant les cyclistes pour les protéger, les élus fuient leur responsabilité de « casquer » pour financer des pistes cyclables qui protégeraient les cyclistes bien davantage»
Un bien bel effet «flamby» en perspective.
Comment «plier» un filtre FIR pour économiser des blocs multiplieurs dans un FPGA.
Elle a l'air très sympa cette petite console portable.
Tellement vrai : «Les règles d'ajustement du temps à travers le monde sont plus politiques que rationnelles, changent fréquemment, et il n'y a pas de standard qui vaille pour toute application, en dehors d'UTC.»
J'étais sur que ça existait : Verilator en Rust.
Faudra tester à l'occasion.
Un parseur SystemVerilog
Bientôt un DSP en RISC-V
voila qui fait écho à l'«injure publique» de Darmanin.
Un pointeur laser + une camera avec un bon zoom = un bon capteur de vibrations ou de son.
Les tarés anti-vax de la CRIIGEN ont piqué le nom de domaine «vitemadose.fr» ...
Un adaptateur usb-gboy pour jouer à tetris multijoueur sur internet AVEC la gamboy d'origine.
Le tout avec un raspberrypi pio
Après le Google summer of code, où google paye des étudiants pour travailler sur un logiciel libre, la chine lance également son Summer of code pour faire la même chose.
Il y a une voie qui n'a pas été décrite dans cet article, c'est celle des langages «DSL» pour Domain Specific Language qui sont des langages de description matériel embarqués dans d'autre langage plus classique. Ces «HDL» génèrent ensuite du Verilog (moins souvent du VHDL) pour la synthèse. Ces langages sont de plus en plus utilisés dans l'industrie : nMigen/Litex (Python), Chisel (Scala), Clash (Haskell), MyHDL (Python) , SpinalHDL (Scala), Silice (C++ ~ presque un HLS).