Weekly Shaarli

All links of one week in a single page.

Week 38 (September 17, 2018)

LSA - Libre Silicon Alliance

Déverrouillons la chaine de fabrication des composants silicium.

Covered - Verilog Code Coverage Analyzer

Couverture de code verilog.

Chisel ready/valid
Open Source Paramotor Using Quadcopter Tech | Hackaday

Un paramoteur électrique lowcost basé sur des moteurs de drônes.

Verilog-mode veritedium - Verilog-mode - Veripool
My Vim Setting for verilog/systemverilog coding | Play & Go

Quelques astuces pour faire du verilog avec vim

VIDEO. Au Royaume-Uni, les voitures à proximité des écoles, c’est fini

Superbe idée !

User Guide | Icarus Verilog | FANDOM powered by Wikia

Icarus verilog guide

math - Python: unsigned 32 bit bitwise arithmetic - Stack Overflow

Petite astuce en python pour faire un «not». Le symbole '~' inverse les bits d'un nombre ... sur 32bits signé !
Or on peut vouloir le faire sur un mot plus petit et surtout non signé. Pour cela il suffit de masquer le nombre avec des '1' de la longueur que l'on veut. Par exemple je veux inverser 0x01 sur 8bits :
In [26]: "{:08b}".format(0x01)
Out[26]: '00000001'

Si je fait simplement '~' je n’obtiens pas le résultat voulu :
In [27]: "{:08b}".format(~0x01)
Out[27]: '-0000010'

Si je masque avec 0xff (8 bits à '1') :
In [28]: "{:08b}".format(~0x01&0xff)
Out[28]: '11111110'

Ça marche.

Git: How to delete all untracked files? - Super User

Pour virer tous les fichiers et répertoire non versionné dans git :
git clean -df

Sebastien Kramm: State machine diagrams with Graphviz

Des machines d'états avec graphviz

Enhancing VHDL Learning through a Light-weight Integrated Environment for Development and Automated Checking

Un logiciel client-serveur avec un ide client multi plate-formes pour apprendre le VHDL et pour noter les élèves.