Un utilitaire permettant d'installer la plupart des toolchains libre pour le FPGA.

Ce projet permet d'écrire des modules «boites» pour GNU-Radion en Verilog. Le verilog ne sera pas synthétisé mais compilé avec Verilator pour permettre d'effectuer sa tâche de traitement du signal.

Comme verilator est extrêmement rapide, cela permet d'avoir le traitement en production sur son PC et de pouvoir le synthétiser ultérieurement sur FPGA si besoin.

très intéressant.

Transformez votre LonganNano en convertisseur USB-UART (dual).

:)

On peut faire plein de choses avec les «déchets» nucléaire. C'est bien dommage de vouloir les enterrer à tout prix.

If you are designing your gateware with Chisel-HDL and testing it with CocoTB, you will need some script like that.

• to add waveform under verilog TOP generated for Icarus simulation
• To generate all cocotb files for testing a Chisel module
• To inject some SystemVerilog code in verilog generated for Formal verification (assume/assert/cover/...)

Version 2.0 du chisel book. Avec une version traduite en Chinois.

Pour voir toutes les «main()» disponibles dans un répertoire sbt racine :

sbt 'show discoveredMainClasses'

Les main() sont en fait des classes qui étendent App :

class MyObj extends App {
}

Ce sont ces classes qui sont appelé quand on fait un :

sbt "runMain ..."

Le GD32VF basé sur un core RISC-V est un copier/coller du GD32F basé lui sur un core ARM.
Et la datasheet semble également être un copier/coller avec un chercher/remplacer !
Mais bon, il marche quand même hein ;)