5 private links
Verilator est buggé avec CocoTB si vous prenez la dernière version v4.108.
Pour éviter le problème de blocage, visiblement il faut prendre la v4.106
Petit rappel sur les interfaces ready/valid
La nouvelle entreprise de Clifford qui s'occupe de la maintenance et du développement de Yosys
Pas mal !
Le communauté du FPGA opensource est en plein ouragan. Et ça n'est pas une bonne nouvelle :(
Un article sur l'utilisation de chisel avec le module diplomacy pour construire des SoC facilement.
Par contre c'est en Japonnais, il va falloir jouer du google trad !
Pour comparer les performances des différents FPGA et de leurs kits (ainsi que la chaîne de synthèse)
Utilisation du framework de test UVVM avec GHDL.
@ico_TC promet $3000 a celui qui liberera le Trion T8:
«I announce a 3000 USD bounty payable to the first person releasing software tools as open source and demonstrating picoSoC running any software bitstream generated with Yosys and nextpnr for https://efinixinc.com/promo/products-devkits-xyloni.php
This bounty is time limited until end of 2021.»
La simplicité de GHDL sous windows.
Un autre HDL
Le logiciel de simulation ghdl a vraiment bien évolué. Il est désormais possible de s'en servir également pour la synthèse.
C'est ce que nous allons voir dans cette dépêche.
Des exemple chisel appliqués à la carte icesugar (ecp5).
Vous n'avez pas de cartes de developpement pour faire du FPGA ?
Pas grave si vous faites du VHDL vous pouvez utiliser cette «carte virtuelle». Pour faire clignoter des leds ou commuter des boutons.
Un portage en Chisel du célèbre processeur risc-v de Olof : le serv
Un analyseur de spectre écrit en Chisel
Un kit de dev Zynq à moins de vingt balles