Pour réduire la taille des lignes dans cocotb, il suffit d'exporter la variable suivante dans son makefile :
export COCOTB_REDUCED_LOG_FMT=1

Sinon la largeur des lignes est ... infinie et c'est illisible.

Entretien avec Clifford, le libérateur de la synthèse FPGA ;)

Yehaai!
Franchement KiCad devient de plus en plus sérieux. Grace au CERN qui a mis des ingé à plein temps dessus, ce logiciel de schéma/routage électronique est en train de devenir la référence.

Très bon article sur la métastabilité et les domaines d'horloges

Le guide du Hobbyist pour le FPGA

Un FPGA (Lattice iCE40) qui se reprogramme via usb. L'USB étant géré directement par le fpga.

Import Verilog module has a blackboxes with automated script.

Clifford nous fait du teasing ? Aurait-il quelque chose de bon à nous annoncer prochainement ?

Une ip open source en verilog pour faire du «machine learning» publiée par NVIDIA

Le framework libre pour faire ses design FPGA comme on joue aux lego.

lowRISC recrute en angleterre

coude

Site dédié à l'enfer FPGA. Si vous êtes bloqué dans l'enfer FPGA venez ici pour en sortir !

Une liste d'outils pour le VHDL

Le projet de framework HDL libre de l'université de Milan

Concevoir un ASIC avec des outils libres

Yosys n'est pas qu'un logiciel de synthèse désormais. Il peut maintenant faire la simulation verilog !

Nouvelle version de GHDL