Un plugin Verilog à QtCreator

Un shell dans son navigateur internet, rigolo.

Comme disait je ne sais plus qui : la bonne nouvelle c'est que ça fera moins de monde à exproprier ;)

Une analyse du processeur VexRiscV écrit en SpinalHDL. Le SpinalHDL à le même gros défault que Chisel : C'est du Scala, et la courbe d'apprentissage est (vraiment) raide.

Hmm pas si énorme que ça en fait. MIPS est largement dépassé par Risc-V, qui est libre depuis le début lui.
Et il y a déjà des procs Risc-V supporté par Linux:
https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git/tree/arch/riscv?h=v4.20-rc7

Bref cette libération est plutôt un ultime sursaut avant la mort annoncé de l'architecture MIPS à mon avis.

Concevoir des vieux jeux vidéo en verilog

Je vois que Risc-V fait bouger les lignes !
Pour «concurrencer» risc-v, MIPS libère sa spec.
Alors ARM qu'est-ce que tu fous, quand est-ce que tu libère la tienne ;) ?