-
Nous avons remarqué que vous n'utilisez PAS de bloqueur de publicités !
Pour préserver votre cerveau, et nettoyer le web nous vous conseillons l'installation d'un bloqueur.
uBlock Origin est l'une des extensions firefox la plus respectueuse de votre vie privée, n'hésitez pas à l'installer.
Liens à lire- cachanova/synth-explorer: Compiler Explorer for RTL: synthesize Verilog with Yosys and explore timing paths, logic depth, and fanin/fanout interactively 17 juillet 2026Un explorateur de circuits générés/synthétisé avec yosys. Pour visualiser graphiquement le schema RTL généré par yosys ! — Permalink
- Frame - Media conversion reimagined - Liens en vrac de sebsauvage 15 juillet 2026Une interface graphique pour ffmpeg écrite en Rust. — Permalink
- Aegis Authenticator - Liens en bazar 9 juillet 2026Une appli d'otp recommandé — Permalink
- Sécuriser l’embarqué face au quantique : Mise en œuvre avec Yocto | Linux Embedded 29 juin 2026— Permalink
- Rust Prevents Data Races, Not Race Conditions | corrode Rust Consulting 18 juin 2026coude — Permalink
- « Je ne veux entendre aucun » – Louise Mey 15 juin 2026— Permalink
- Près de six milliards de poissons, de crustacés et de méduses sont victimes des centrales nucléaires françaises chaque année 15 juin 2026«LeMonde» continue donc à reprendre la propagande de sortirdunucléaire sans aucun recule ? Pathétique — Permalink
- Édito : On m'a demandé... | Connect - Editions Diamond 8 juin 2026Bien Vu Denis : «Le fait de se sentir submergé par la complexité d'un code, d'un framework ou d'une API n'est pas un signe avant-coureur d'un futur abandon, c'est la toute première étape du processus d'apprentissage. Remplacer ce moment, certes pas forcément agréable mais bel et bien nécessaire, par un copier-coller bien arrangeant... Là est […]
- Dans les algorithmes | La Silicon Valley a oublié ce que veulent les gens ordinaires 8 juin 2026Très bien dit — Permalink
- GitHub - lcapossio/fpgacapZero: fcapz: Open-source, vendor-agnostic full-featured FPGA debug cores. Embedded Logic analyzer, Embedded I/O and Embedded JTAG-AXI · GitHub 1 juin 2026fcapz: Open-source, vendor-agnostic full-featured FPGA debug cores. Embedded Logic analyzer, Embedded I/O and Embedded JTAG-AXI - lcapossio/fpgacapZero — Permalink
- cachanova/synth-explorer: Compiler Explorer for RTL: synthesize Verilog with Yosys and explore timing paths, logic depth, and fanin/fanout interactively 17 juillet 2026
Archives par mot-clé : programmation
Carte MicroSD du MK20
[J’ai reçu mon MK20 ici] Le MK20 est un système embarqué à base de Dual Cortex A7 avec 128Mo de DDR le tout intégré dans un même composant, le T113-S3. La seule mémoire de masse disponible est en fait un … Continuer la lecture
Publié dans électronique
Marqué avec allwinner, chine, clavier, écran, formatage, keyboard, linux, microSD, mk20, openwrt, programmation, riscv, waveshare
Laisser un commentaire
En C il peut être utile de connaître le nombre de valeur déclarées dans un enum (au hasard pour faire une boucle d’init) : Mais faire un #define avec la taille à mettre à jour à chaque fois qu’on modifie … Continuer la lecture
Retour de String en Rust
Alors voila, je veux écrire une fonction qui appelle une commande shell et retourne la chaîne de caractères. Avec la cagette standard std::process::Command c’est plutôt simple il suffit de faire ça : L’affichage de _cmdret avec un println! qui va … Continuer la lecture
Rhaaa python : Le décalage binaire est moins prioritaire que l’addition. Noubliez pas les parenthèses :
Qu’affiche le code suivant ? char* states[] = { « PLOP », « PLIP », « BOUHHH », « CROTTE », « DINGDING », « CAFE », « UB40 » « GWB », }; char * others_string[] = { « ROGER », « RABBIT », }; […] printf(« State %s\n », states[7]); Je précise que je compile toujours en -Wall et que … Continuer la lecture
Il n’aurait pas un peu de mal parfois python ? Résultat d’une addition simple avec ipython (python 2.7.9).