-
Nous avons remarqué que vous n'utilisez PAS de bloqueur de publicités !
Pour préserver votre cerveau, et nettoyer le web nous vous conseillons l'installation d'un bloqueur.
uBlock Origin est l'une des extensions firefox la plus respectueuse de votre vie privée, n'hésitez pas à l'installer.
Liens à lire- cachanova/synth-explorer: Compiler Explorer for RTL: synthesize Verilog with Yosys and explore timing paths, logic depth, and fanin/fanout interactively 17 juillet 2026Un explorateur de circuits générés/synthétisé avec yosys. Pour visualiser graphiquement le schema RTL généré par yosys ! — Permalink
- Frame - Media conversion reimagined - Liens en vrac de sebsauvage 15 juillet 2026Une interface graphique pour ffmpeg écrite en Rust. — Permalink
- Aegis Authenticator - Liens en bazar 9 juillet 2026Une appli d'otp recommandé — Permalink
- Sécuriser l’embarqué face au quantique : Mise en œuvre avec Yocto | Linux Embedded 29 juin 2026— Permalink
- Rust Prevents Data Races, Not Race Conditions | corrode Rust Consulting 18 juin 2026coude — Permalink
- « Je ne veux entendre aucun » – Louise Mey 15 juin 2026— Permalink
- Près de six milliards de poissons, de crustacés et de méduses sont victimes des centrales nucléaires françaises chaque année 15 juin 2026«LeMonde» continue donc à reprendre la propagande de sortirdunucléaire sans aucun recule ? Pathétique — Permalink
- Édito : On m'a demandé... | Connect - Editions Diamond 8 juin 2026Bien Vu Denis : «Le fait de se sentir submergé par la complexité d'un code, d'un framework ou d'une API n'est pas un signe avant-coureur d'un futur abandon, c'est la toute première étape du processus d'apprentissage. Remplacer ce moment, certes pas forcément agréable mais bel et bien nécessaire, par un copier-coller bien arrangeant... Là est […]
- Dans les algorithmes | La Silicon Valley a oublié ce que veulent les gens ordinaires 8 juin 2026Très bien dit — Permalink
- GitHub - lcapossio/fpgacapZero: fcapz: Open-source, vendor-agnostic full-featured FPGA debug cores. Embedded Logic analyzer, Embedded I/O and Embedded JTAG-AXI · GitHub 1 juin 2026fcapz: Open-source, vendor-agnostic full-featured FPGA debug cores. Embedded Logic analyzer, Embedded I/O and Embedded JTAG-AXI - lcapossio/fpgacapZero — Permalink
- cachanova/synth-explorer: Compiler Explorer for RTL: synthesize Verilog with Yosys and explore timing paths, logic depth, and fanin/fanout interactively 17 juillet 2026
Archives mensuelles : février 2019
Réception du kit SiPeed MAIX GO
(Bloc notes éditables au fur et à mesures de mes expérimentations) La société chinoise SiPeed (le site s’affiche très mal avec firefox chez moi, par contre chromium marche mieux) lançait une campagne de crowdfunding en novembre dernier pour construire un … Continuer la lecture
Publié dans Non classé
Marqué avec k210, kendryte, maix, micropython, risc-v, sipeed
Laisser un commentaire
Réception de la VegaBoard
OpenISA propose une carte de développement à base de cœur Risc-V et Arm pour faire de l’IoT: la VEGABoard. Le premier lots de cartes était disponible à la demande en novembre/décembre 2018. Ayant demandé gentiment j’ai pu recevoir un kit … Continuer la lecture