Front de Libération des FPGA

De la résistance à la révolution

Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Archives quotidiennes :

Cool Gowin Tang Nano Pinout

29 janvier 2020Matérielgowin, image, pinout, sipeed, tang_nanoFabien Marteau

Found on the web:

Laisser un commentaire

Catégories

Flux Actualités

  • GitHub - open-logic/open-logic: Open Logic FPGA Standard Library 24 juin 2025
    Open Logic se veut être la stdlib du VHDL — Permalink
  • Welcome to the FloPoCo project 23 juin 2025
    Un générateur arithmetic de core. — Permalink
  • Spade | Spade Hardware Description Language 10 juin 2025
    Spade is a hardware description language inspired by modern software languages. — Permalink
  • rust_hdl/README.md at master · VHDL-LS/rust_hdl · GitHub 16 mai 2025
    This repository contains a fast VHDL language server and analysis library written in Rust. The speed makes the tool very pleasant to use since it loads projects really fast and does not consume a lot of ram. A 200.000 line VHDL project is analyzed in 160 ms on my Desktop using 8 cores and only […]
  • An open source FPGA toolchain for a large European space-grade FPGA 21 février 2025
    In what was a major achievement in open source FPGA development, we have now added support for the largest FPGA so far supported by open source tooling! 500,000 LUTs!\nIn November 2024 we successfully concluded the European Space Agency funded project in collaboration with NanoExplore, known for their space rated FPGAs.\nThe tool provides developers with a […]
  • YosysHQ/nextpnr at gatemate 24 janvier 2025
    La branche gatemate de nextpnr — Permalink
  • Interface Guide for Peripheral Devices with 3.3 V Signaling 24 janvier 2025
    Une doc de CologneChip sur comment s'interfacer en 3v3 avec son FPGA — Permalink
  • YosysHQ/prjpeppercorn-test-cases: Project Peppercorn GateMate Test Cases 24 janvier 2025
    Ho, Un projet de portage du gatemate sur NextPnR ! \o/ — Permalink
  • GitHub - christiaanb/simple 12 décembre 2024
    Un projet d'exemple en Clash — Permalink
  • spade-lang/spade: A Hardware Description Language that doesn't make you want to pull your hair out | read-only mirror of https://gitlab.com/spade-lang/spade/ 6 décembre 2024
    Un HDL qui ne donne pas envie de s'arracher les cheveux. Inspiré de Rust et Clash. Hmm à voir. — Permalink

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • Clash
  • cocotb
  • compilation
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • gatemate
  • ghdl
  • gowin
  • Haskell
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • tang_nano
  • tip
  • truc
  • UVM
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
janvier 2020
L M M J V S D
 12345
6789101112
13141516171819
20212223242526
2728293031  
« Déc   Fév »
Fièrement propulsé par WordPress