Front de Libération des FPGA

De la résistance à la révolution

Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • Spade le HDL à la Rust
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Archives quotidiennes :

Un processeur RISC-V rv32i en 100 lignes de code Verilog, Qui dit mieux ?

21 juin 2021Non classériscv, verilogFabien Marteau

Par Bruno Levy, sur twitter :

Source twitter : https://twitter.com/BrunoLevy01/status/1406544409093681153
Un commentaire pour le moment

Catégories

Flux Actualités

  • Coding Style Guidelines for VHDL & Verilog – Nandland 2 mars 2026
    — Permalink
  • GitHub - janestreet/hardcaml: Hardcaml is an OCaml library for designing hardware. 13 février 2026
    Un language HDL en Caml. Qui peut même servir à faire un PCB avec de la logique discrète https://atx.name/electronics/hardcaml-to-74-series-logic/ — Permalink
  • Ex0232 FPGA, première partie - CPU ⬜ Carré Petit Utile 12 février 2026
    Dans cette release : Une révolution programmable, un proto à 200 MHz, un FPGA pour les simuler tous, et un réseau de neurones sur 4 bits ! Nous recevons Fred Requin, alias — Permalink
  • Mastodon HDL synthesis icepi 9 février 2026
    Un bot qui prend le code HDL qu'on lui envoi en privé via mastodon, le synthétise pour une carte icepi-zero et l'exécute en récupérant la sortie vidéo pour la poster ensuite sur mastodon. Sympa pour celleux qui n'ont pas les moyen d'avoir un kit de dev à la maison. — Permalink
  • Icepi Zero Bot's blog — Wafrn 30 janvier 2026
    Envoyez lui un code HDL (Verilog, VHDL, amaranth, ..) il l'exécutera pour vous sur un vrai FPGA et vous retournera la vidéo ;) — Permalink
  • Bug de l’an 2026 | Front de Libération des FPGA 16 janvier 2026
    — Permalink
  • Device Clock Generation 18 décembre 2025
    After building a CPU, utilities forhandling bus interconnects, several DMAsand memory controllers, I often find my time focused on building interfacesbetween... — Permalink
  • OrthoRoute | Benchoff Design Portfolio 19 novembre 2025
    Oyé Oyé, quand la bulle IA aura explosée on les GPU de NVIDIA ne seront pas inutile pour router plein de carte électronique avec kicad :) — Permalink
  • Release Surfer version 0.4.0 6 novembre 2025
    \o/ — Permalink
  • MicroZed Chronicles: Remote AXI Control via UART 5 novembre 2025
    — Permalink

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • Clash
  • cocotb
  • compilation
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • gatemate
  • ghdl
  • gowin
  • Haskell
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • linux
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • tang_nano
  • tip
  • truc
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
juin 2021
L M M J V S D
 123456
78910111213
14151617181920
21222324252627
282930  
« Avr   Juil »
Fièrement propulsé par WordPress