-
Nous avons remarqué que vous n'utilisez PAS de bloqueur de publicités !
Pour préserver votre cerveau, et nettoyer le web nous vous conseillons l'installation d'un bloqueur.
uBlock Origin est l'une des extensions firefox la plus respectueuse de votre vie privée, n'hésitez pas à l'installer.
Liens à lire- EDAcation 13 octobre 2026Un outils visuel basé sur VSCode pour faire du FPGA. — Permalink
- EDAcation: Hardware synthesis visualized 13 octobre 2026coude — Permalink
- Hi han 6 octobre 2026«Le monde doit accepter que de mauvaises choses arrivent pour mon propre bénéfice» — Permalink
- Synthèse vocale [Wiki de Codimp] 24 septembre 2026Comment faire de la synthèse vocale sous Linux. — Permalink
- Audio Spectrum Analyzer On An ESP32 Display Board | Hackaday 24 septembre 2026Un analyseur de spectre audio avec afficheur qui tourne avec un ESP32. La classe — Permalink
- Pourquoi les boîtes d'IA insistent tant sur le danger de leurs IA ? - Liens en vrac de sebsauvage 21 septembre 2026— Permalink
- A visual guide to Rust async 17 septembre 2026— Permalink
- KiCad / KiCad Libraries / KiCad Design Blocks · GitLab 16 septembre 2026Avec la dernière version de Kicad, il est possible de définir des blocs de conception schéma+routage réutilisable dans d'autre carte ensuite. Et pour rendre le truc encore plus open-hardware un dépot avec des designs type a été ouvert. Faire des cartes électronique va bientôt s'apparenter à jouer aux legos :) — Permalink
- GitHub - oscar30gt/pulse: Pulse is a multi-platform digital logic simulation engine for VHDL made with C++. It transforms VHDL source code into logic components so it can be simulated and debugged. · GitHub 15 septembre 2026Pulse is a multi-platform digital logic simulation engine for VHDL made with C++. It transforms VHDL source code into logic components so it can be simulated and debugged. - oscar30gt/pulse — Permalink
- FFmpeg Commander | Visual FFmpeg Command Generator - Liens en vrac de sebsauvage 9 septembre 2026— Permalink
- EDAcation 13 octobre 2026
Archives par mot-clé : FPGA
Comment indiquer la version de son projet dans le bitstream vivado ?
En règle générale on aime bien avoir la version du firmware générée sur lequel tourne notre FPGA. Cependant, pour intégrer une date de compile, une version de logiciel ou autre dans un bitstream, cela ne se fait pas très simplement. … Continuer la lecture
Comment configurer son FPGA en mode console avec Vivado
Il est assez pénible de devoir lancer l’interface graphique vivado et d’ouvrir un projet juste pour aller «flasher» un bitstream sur un FPGA. Surtout quand on est sorti du «mode développement» pour passer en «mode usage» de notre FPGA. Voici … Continuer la lecture