Front de Libération des FPGA

De la résistance à la révolution

Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Chisel

Chisel est un langage développé par l’université de Berkley et basé sur Scala permettant de générer du Verilog pour la synthèse et du C++ pour la simulation.

  • Chisel: Le site officiel
  • Chisel tips.
  • Chisel3: Les sources sur Github
  • Une liste de projets utilisant chisel.

On trouve aussi une tentative de règles de codage initiées par ccelio sur github. Sans parler du projet de réécriture de Chisel «from scratch» nommé spinalHDL lancé par Dolu1990.

Catégories

Flux Actualités

  • FPGA-Systems - FPGA-Systems Magazine 27 novembre 2023
    Un magazine numérique spécialisé dans les systèmes avec FPGA ... en russe. Mais c'est tout de même intéressant. — Permalink
  • Comment docker permet-il de standardiser et rendre plus efficient le développement et le déploiement d'un projet ? | Linux Embedded 27 novembre 2023
    — Permalink
  • Solving a Sudoku with SBY and Formal Verification 13 novembre 2023
    — Permalink
  • Antmicro · Initial open source support for UVM testbenches in Verilator 9 novembre 2023
    — Permalink
  • Square root in fixed point VHDL - Jari Honkanen 11 octobre 2023
    — Permalink
  • Mastering Modern FPGA Skills for Engineers - Lance Harvie 9 octobre 2023
    Absence remarquée de la section «Simulation» dans cet article. L'article passe également sous silence les différents modèles de simulation UVM, Cocotb et les nouveaux langages HDL comme Chisel, bluespec ou Clash. Bref ça fait un peu publi reportage pour Xilinx et altera :( — Permalink
  • Additionneur binaire 7 septembre 2023
    — Permalink
  • Getting started with Litex on a Tang Nano 9K - jaeblog jaeblog 7 septembre 2023
    Prise en main de Litex sur une carte Tang Nano 9K — Permalink
  • surfer-project / surfer · GitLab 6 septembre 2023
    Ho tiens, un nouveau viewer de traces VCD écrit en RUST. Et utilisable dans le navigateur en plus ! — Permalink
  • Verilog Coding Standard 29 août 2023
    Quelques bonnes pratiques de codage en Verilog — Permalink

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • Clash
  • cocotb
  • compilation
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • ghdl
  • gowin
  • Haskell
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • risc-v
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • tang_nano
  • tip
  • truc
  • UVM
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
décembre 2023
L M M J V S D
 123
45678910
11121314151617
18192021222324
25262728293031
« Oct    
Fièrement propulsé par WordPress