Front de Libération des FPGA

De la résistance à la révolution
Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Tips & Tricks

  • Verilog simulation Flags
  • Cocotb tips
  • Cocotb modules libraries
  • Chisel tips
  • Register size in bits

Catégories

Flux Actualités

  • An open source FPGA toolchain for a large European space-grade FPGA 21 février 2025
    In what was a major achievement in open source FPGA development, we have now added support for the largest FPGA so far supported by open source tooling! 500,000 LUTs!\nIn November 2024 we successfully concluded the European Space Agency funded project in collaboration with NanoExplore, known for their space rated FPGAs.\nThe tool provides developers with a […]
  • YosysHQ/nextpnr at gatemate 24 janvier 2025
    La branche gatemate de nextpnr — Permalink
  • Interface Guide for Peripheral Devices with 3.3 V Signaling 24 janvier 2025
    Une doc de CologneChip sur comment s'interfacer en 3v3 avec son FPGA — Permalink
  • YosysHQ/prjpeppercorn-test-cases: Project Peppercorn GateMate Test Cases 24 janvier 2025
    Ho, Un projet de portage du gatemate sur NextPnR ! \o/ — Permalink
  • GitHub - christiaanb/simple 12 décembre 2024
    Un projet d'exemple en Clash — Permalink
  • spade-lang/spade: A Hardware Description Language that doesn't make you want to pull your hair out | read-only mirror of https://gitlab.com/spade-lang/spade/ 6 décembre 2024
    Un HDL qui ne donne pas envie de s'arracher les cheveux. Inspiré de Rust et Clash. Hmm à voir. — Permalink
  • stnolting/neorv32-verilog: ♻️ Convert the NEORV32 processor into a synthesizable plain-Verilog netlist module using GHDL. 20 novembre 2024
    This repository shows how to convert a complex VHDL design into a single, synthesizable, plain-Verilog module using GHDL's synthesis feature. — Permalink
  • Easy Access to Python Libraries with a SystemVerilog Convenience API · Bits, Bytes, and Gates 18 novembre 2024
    Appeler du python depuis du SystemVerilog. — Permalink
  • Signaloid C0-microSD | Crowd Supply 16 novembre 2024
    Une carte de développement FPGA (ICE40) au format ... microsd ! — Permalink
  • From Scala to Silicon: The Chisel Journey with Jack Koenig 7 novembre 2024
    — Permalink

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • Clash
  • cocotb
  • compilation
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • gatemate
  • ghdl
  • gowin
  • Haskell
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • tang_nano
  • tip
  • truc
  • UVM
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
avril 2025
L M M J V S D
 123456
78910111213
14151617181920
21222324252627
282930  
« Mar    
Fièrement propulsé par WordPress