Front de Libération des FPGA

De la résistance à la révolution

Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Tips & Tricks

  • Verilog simulation Flags
  • Cocotb tips
  • Cocotb modules libraries
  • Chisel tips
  • Register size in bits

Catégories

Flux Actualités

  • Release v3.0.0 · ghdl/ghdl 11 mars 2023
    Sortie de GHDL V3.0.0(Permalink)
  • 01signal: Asynchronous resets on FPGA: Not as easy as many believe 7 mars 2023
    Une discussion autour du reset synchrone ou asynchrone dans les FPGA(Permalink)
  • An Interactive Introduction to Fourier Transforms 27 février 2023
    Introduction interactive à la transformée de Fourrier(Permalink)
  • pcounter/doc at master · freecores/pcounter 24 février 2023
    (Permalink)
  • Counting Really, Really Fast With An FPGA | Hackaday 24 février 2023
    Comment faire un compteur rapide en FPGA(Permalink)
  • Acoustic Camera - Explanations - YouTube 21 février 2023
    Fonctionnement d'une caméra accoustique(Permalink)
  • thejackal360/OpenSPICE: Simulate electronic circuit using Python and the Ngspice / Xyce simulators 15 février 2023
    Un simulateur SPICE en python (en fait une surcouche à ngspice et Xyce)(Permalink)
  • An Open Hardware Eurorack Compatible Audio FPGA Front End | Hackaday 14 février 2023
    Si vous avez des projets audio sur FPGA. Remplissez le formulaire pour faire la commande groupée(Permalink)
  • Micro FPGAs And Embedded FPGAs 2 février 2023
    Ça y est ! Renesas sort ses FPGA(Permalink)
  • nturley/netlistsvg: draws an SVG schematic from a JSON netlist 2 février 2023
    «skin» javascript pour visualiser des netlist json générées par Yosys(Permalink)

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • Clash
  • cocotb
  • compilation
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • ghdl
  • gowin
  • Haskell
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • Lattice
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • risc-v
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • tang_nano
  • tip
  • truc
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
mars 2023
L M M J V S D
 12345
6789101112
13141516171819
20212223242526
2728293031  
« Déc    
Fièrement propulsé par WordPress