Front de Libération des FPGA

De la résistance à la révolution

Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Archives quotidiennes :

Un processeur RISC-V rv32i en 100 lignes de code Verilog, Qui dit mieux ?

21 juin 2021Non classériscv, verilogFabien Marteau

Par Bruno Levy, sur twitter :

Source twitter : https://twitter.com/BrunoLevy01/status/1406544409093681153
Un commentaire pour le moment

Catégories

Flux Actualités

  • Baguette S3 ESP32-S3 board gets the breadboard-friendly crown - CNX Software 10 septembre 2025
    Il y a un nouveau standard pour les cartes électronique ? Je vais me faire une tartine de beurre tiens ;) — Permalink
  • Release nextpnr 0.9 · YosysHQ/nextpnr · GitHub 8 septembre 2025
    Yahaa ! Gatemate support \o/ nextpnr portable FPGA place and route tool. Contribute to YosysHQ/nextpnr development by creating an account on GitHub. — Permalink
  • Microsoft BASIC For 6502 Is Now Open Source | Hackaday 4 septembre 2025
    Tremmmmblez pingouins ! ps: Ça ne serait pas le fameux BASIC qui le faisait chouiner en 1976 ? https://fr.wikipedia.org/wiki/An_Open_Letter_to_Hobbyists — Permalink
  • Game Bub | Crowd Supply 27 août 2025
    Sympa ! An open-source FPGA retro-emulation handheld — Permalink
  • GitHub - themperek/spicebind: SpiceBind – spice inside HDL simulator 18 juillet 2025
    (Icarus + Ngspice) + cocotb = SpiceBind ! SpiceBind – spice inside HDL simulator. Contribute to themperek/spicebind development by creating an account on GitHub. — Permalink
  • cocotb 2.0 is looking for beta-testers! | cocotb 17 juillet 2025
    — Permalink
  • GitHub - open-logic/open-logic: Open Logic FPGA Standard Library 24 juin 2025
    Open Logic se veut être la stdlib du VHDL — Permalink
  • Welcome to the FloPoCo project 23 juin 2025
    Un générateur arithmetic de core. — Permalink
  • Spade | Spade Hardware Description Language 10 juin 2025
    Spade is a hardware description language inspired by modern software languages. — Permalink
  • rust_hdl/README.md at master · VHDL-LS/rust_hdl · GitHub 16 mai 2025
    This repository contains a fast VHDL language server and analysis library written in Rust. The speed makes the tool very pleasant to use since it loads projects really fast and does not consume a lot of ram. A 200.000 line VHDL project is analyzed in 160 ms on my Desktop using 8 cores and only […]

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • Clash
  • cocotb
  • compilation
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • gatemate
  • ghdl
  • gowin
  • Haskell
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • linux
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • tang_nano
  • tip
  • truc
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
juin 2021
L M M J V S D
 123456
78910111213
14151617181920
21222324252627
282930  
« Avr   Juil »
Fièrement propulsé par WordPress