Front de Libération des FPGA

De la résistance à la révolution

Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Archives par mot-clé : image

Cool Gowin Tang Nano Pinout

29 janvier 2020Matérielgowin, image, pinout, sipeed, tang_nanoFabien Marteau

Found on the web:

Laisser un commentaire

Catégories

Flux Actualités

  • Et merde, Git!?! 25 mai 2023
    Plein de trucs pour corriger ses erreurs git.(Permalink)
  • Bringing The PIO To The FPGA | Hackaday 23 mai 2023
    Vous aimiez le PIO du RP2040, Lawrie l'a porté en Verilog sur FPGA. Si vous avez besoin d'un tout petit processeur pour executer quelque instruction en asm, vous êtes au bon endroit ;)(Permalink)
  • bl0x/learn-fpga-amaranth: Code for Bruno Levy's learn-fpga tutorial written in Amaranth HDL 17 mai 2023
    (Permalink)
  • machdyne/fpga-dac: FPGA-based sigma-delta DAC and PCM audio player 30 avril 2023
    Une IP Verilog pour jouer du son à partir d'échantillons en PCM 16bits (DAC sigma delta).(Permalink)
  • Release Chisel3 cheat sheet 3.6.0 · freechipsproject/chisel-cheatsheet 14 avril 2023
    Une nouvelle version du pense bête chisel pour la version 3.6.0(Permalink)
  • Introduction au Co-design CPU-FPGA avec Petalinux | Linux Embedded 13 avril 2023
    Ça fait plaisir de voir des articles sur les outils open source pour le FPGA en français :)(Permalink)
  • Prajith RamGee - XLS Blinky with FuseSoC 12 avril 2023
    (Permalink)
  • Release v3.0.0 · ghdl/ghdl 11 mars 2023
    Sortie de GHDL V3.0.0(Permalink)
  • 01signal: Asynchronous resets on FPGA: Not as easy as many believe 7 mars 2023
    Une discussion autour du reset synchrone ou asynchrone dans les FPGA(Permalink)
  • An Interactive Introduction to Fourier Transforms 27 février 2023
    Introduction interactive à la transformée de Fourrier(Permalink)

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • Clash
  • cocotb
  • compilation
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • ghdl
  • gowin
  • Haskell
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • risc-v
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • tang_nano
  • tip
  • truc
  • UVM
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
juin 2023
L M M J V S D
 1234
567891011
12131415161718
19202122232425
2627282930  
« Mai    
Fièrement propulsé par WordPress