Front de Libération des FPGA

De la résistance à la révolution

Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Archives par mot-clé : pinout

Soon on groupgets.com according to Michel Welling.

16 février 2020

Cool Gowin Tang Nano Pinout

29 janvier 2020Matérielgowin, image, pinout, sipeed, tang_nanoFabien Marteau

Found on the web:

Laisser un commentaire

Catégories

Flux Actualités

  • verilog-indeed/nano4k_hdmi_tx: Open-source HDMI/DVI transmitter for the Gowin GW1NSR-powered Tang Nano 4K 8 août 2022
    Un autre core HDMI pour la tangnano4k. En verilog cette fois.(Permalink)
  • Raptor – Rapid Silicon’s Open-Source Tool Chain 29 juillet 2022
    L'IDE opensource pour développer sur les FPGA de RapidSilicon.(Permalink)
  • FPGA How To | Project F: FPGA Dev 26 juillet 2022
    (Permalink)
  • True RMS compute in FPGA. – controlpaths. 19 juillet 2022
    (Permalink)
  • hVHDL 19 juillet 2022
    Une bibliothèque VHDL d'abstraction avec des fonctions de haut niveau pour le calcul flottant, l'interconnexion, ...(Permalink)
  • intel/systemc-compiler: This tool translates synthesizable SystemC code to synthesizable SystemVerilog. 8 juillet 2022
    Convertisseur SystemC vers Verilog. Avec ce logiciel on peut maintenant dire que SystemC est synthétisable \o/(Permalink)
  • Verilator, le simulateur Verilog le plus rapide du monde | Connect - Editions Diamond 30 juin 2022
    (Permalink)
  • What is kebab case? 30 juin 2022
    Je découvre le «kebab case». Maintenant je vois des brochettes partout ;)(Permalink)
  • dian-lun-lin/RTLflow: A GPU acceleration flow for RTL simulation with batch stimulus 28 juin 2022
    RTLflow se sert de Verilator comme base pour accélérer encore la simulation verilog en utilisant des GPU (carte graphique). Projet à suivre(Permalink)
  • Meet Rapid Silicon: Open-Source FPGA and Toolchain 22 juin 2022
    Description du fpga de RapidSilicon en anglais cette fois.(Permalink)

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • cocotb
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • ghdl
  • gowin
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • Lattice
  • littlebee
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • risc-v
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • T8
  • tang_nano
  • tip
  • Trion
  • truc
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
août 2022
L M M J V S D
1234567
891011121314
15161718192021
22232425262728
293031  
« Juin    
Fièrement propulsé par WordPress